高効率で即効性のある研究開発をやろう

聞き手：これから光学分野において活躍を目指す若手研究者・技術者，学生に向けて，門田さまの考える光の面白さ（魅力）など，メッセージをお願いします。

門田：メッセージとしてお伝えしたいのは，「計算機予測を大いに活用し，高効率で即効性のある研究開発をやろう」です。その心は，「計算はコンピューターに任せ，脳みそは外のこと，次のことを考える」ことです。
　まず，1980年代後半，「近接効果補正（OPC）を大型計算機シミュレーションで行った」事例があります（図1）。 VLSIのデザインルールで最も厳しい層は，今も昔も，トランジスタと上層のメタル配線を結ぶコンタクト層（CONT）です。例えば，1μm角のCONT穴に露光光を当てた場合，物理的回折が生じて丸まり，デザインルール通りのパターンは形成できず，解像不良（CONT非開孔）となります。これは，導通不良となり，不良チップの原因となります。これをCONT穴の周辺に微小穴（OPC，約0.1μm程度）を配置することで，解像度と寸法精度を大幅に改善できます。実際には，露光機に乗せるマスクの作成時（電子線描画時）にVLSI本体パターンと合わせて，描画（GDSデータを作成し）します。微小穴（OPC，0.1μm程度）は，露光機の解像限界よりはるかに小さいのでウエハ上のレジストには直接転写されず，形状補正の補助的な役目をこなします。つまり，OPCは，ベンチ裏に居て表に出ないです。ここがミソです。
　この手法は，レンズに光学収差等がある場合，それを補正する手段ともなります。また，マスク上にシステム欠陥が生じる場合，微小穴（OPC）を黒・白の欠陥に見立て，その影響を予測することも可能です。その後，2010 年代になり，「ArF液浸リソグラフィで4分割露光を実施した例」（図2）もあります。 背景は，ArF液浸を究極の何nm世代まで活かせるか？との産業界ニーズがあり，「SMO（Source Mask Optimization）」（照明光源・マスク同時最適化）の市販ツールがタイミングよく現れたことにあります。
　図3のVLSIテーラーのイラストは，87年にこれを発表したときに使ったスライドに入れたのですが，服を仕立てるのと同じように，LSIの設計を最適化するのにこういうパターンの出力を見て設計も直しましょう，というのを表現しています。今で言うと，「Design For Manufacturing」という考え方があります。それは後になってから作られた言葉ですが，当時から私は使っていました。 　また，私は，これを少し改良した上で，その計算結果を連続的にデバイス性能予測シミュレーター（3D-TCAD）に連動移行計算させる研究を行い，10nm世代のSRAM特性（Fin型トランジスタ6個構成セル）を予測しました。これも，世界初です。前半のリソグラフィ部分は，SRAMのゲート層パターンを4分割し（クワッド，4枚マスク化），物理回折によるパターンの「丸み」を「矩形形状」にすることで，ほぼ，デザインルールに忠実な極微細パターン（トランジスタ・ゲート長Lg＝10nm幅）を計算機の上で実現しました。後半は，この前半の計算結果を3D-TCADに直結し，デバイスの電子的性能，ばらつき要因を詳しく評価しました（図2）。同時に，日本半導体の国家的目標である「低電力駆動0.4V」のソリューションを得ました。従来のArF液浸リソグラフィのみでは，約20nm世代が限界であったが，本研究により，0.4V駆動のSRAMをリソグラフィの重ね合わせ誤差が±12nmあっても，極めて安定した性能で実現できることを予測しました（図4）。 　ですから，光学関連の方ならば，いろんなことをやってるのでしょうけれど，半導体の世界も，設計とものづくりの間というのは，ある意味，フィードバックが必要な世界です。ソフトウエアだって，当時のものと，最近のものと，さらにいろんなことがある世界なので，計算はコンピューターに任せて，効率よく即効性のある開発をしていただきたいということです。